UCSRnB(USARTn Control & Status Register B)
UCSRnB USART 모듈의 송수신 동작을 제어하거나 송수신 상태를 저장한다.
[ RXCIEn | TXCIEn | UDRIEn | RXENn | TXENn | UCSZn2 | RXB8n | TXB8n ]
RXCIEn (RX Complete Interrupt Enable)
비트는 수신완료 인터럽트를 개별적으로 enable하고 1로 설정하고 SREG 레지스터의 I 비트가 1이고 UCSRnA 레지스터의 RXCn 비트가 1로 설정되어 있으면 수신완료 인터럽트가 발생한다.
TXCIEn (TX Complete Interrupt Enable)
비트는 송신완료 인터럽트를 개별적으로 enable하고 1로 설정하고 SREG 레지스터의 I 비트가 1이고 UCSRnA 레지스터의 TXCn 비트가 1로 설정되어 있으면 송신완료 인터럽트가 발생한다.
UDRIEn (USARTn Data Register Empty Interrupt Enable)
인터럽트를 개별적으로 enable하는 비트로 1로 설정하고 SREG 레지스터의 I비트가 1이고 UCSRnA 레지스터의 UDREn 비트가 1로 되면 USARTn Data Register Empty 인터럽트가 발생한다.
RXENn (Receive Enable)
모듈의 수신부가 동작하도록 enable 하는 것으로 RXDn 핀이 병렬 I/O 포트가 아니라 직렬 데이터 수신 단자로 동작하도록 설정
TXENn(Transmitter Enable)
모듈의 송신부가 동작하도록 enable하는 것으로 TXDn 핀이 병렬 I/O 포트가 아니라 직렬 데이터 송신 단자로 동작 하도록 설정
UCSZn2(Character Size)
UCSRnC 레지스터의 UCSZn1~0 비트와 함께 전송 문자의 데이터 비트수를 설정
RXB8n (Receive Data Bit 8)
수신문자가 9비트로 설정된 경우에 수신된 문자의 9번째 비트 (MSB)를 저장한다.
TXB8n(Transmit Data Bit 8)
송신문자가 9비트로 설정된 경우에 송신된 문자의 9번째 비트(MSB)를 저장한다.